# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-028092

(43)Date of publication of application: 30.01.1992

(51)Int.CI.

G11C 11/413 G11C 11/408 H01L 27/10 H03M 7/00

(21)Application number: 02-131428

(71)Applicant: TOSHIBA CORP

**TOSHIBA MICRO ELECTRON** 

KK

(22)Date of filing:

23.05.1990


(72)Inventor: KUWANA KIYOHISA

# (54) ADDRESS DECODING CIRCUIT

## (57)Abstract:

PURPOSE: To reduce the area occupied on a chip by the area required for formation of input wirings by arranging plural input wirings, through which an address signal is transmitted, so that they traverse first and second logic blocks.

CONSTITUTION: A P-channel logic block 11 is provided with several P-channnel MISFETs connected in parallel, and an N-channel logic block 12 is provided with several N-channel MISFETs connected in series. Plural address input wirings 13, 13... are so provided that they continuously traverse the P-channel logic block 11 and the N-channel logic block 12, and corresponding outputs of both logic blocks 11 and 12 are connected to plural output wirings 14, 14... on the outside of both logic blocks. Thus, the area occupied on the chip is reduced.



**LEGAL STATUS** 

### 19日本国特許庁(JP)

① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平4-28092

@Int. Cl. 5 G 11 C 11/413 11/408 H 01 L 27/10 H 03 M

識別記号

庁内整理番号

❸公開 平成4年(1992)1月30日

7/00

481

8624-4M 7259-5 J 7323-5Ľ 8526-51

G 11 C 11/34

302 B

審査請求 未請求 請求項の数 3 (全8頁)

60発明の名称

アドレスデコード回路

②特 類 平2-131428

@出 願 平2(1990)5月23日

@発 明 者 清 久

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエ

レクトロニクス株式会社内

勿出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

随 東芝マイクロエレクト

神奈川県川崎市川崎区駅前本町25番地1

ロニクス株式会社

個代 理 人 弁理士 鈴江 武彦

外3名

1. 発明の名称

アドレスデコード回路

#### 2. 特許請求の範囲

(1) 第1チャネル型のMISFETが複数個 設けられた第1論理プロックと、

第2チャネル型のMISFETが複数個設けら れた第2論理プロックと、

上記第1及び第2論理プロック内を横断するよ うに配置され、上記第1及び第2論理プロッ ク内の第1チャネル型及び第2チャネル型の MISFETの各ゲートに供給すべきアドレス信 号を伝達する複数の入力配線と、

上記第1及び第2の論理プロックの出力どおし を接続する出力配線と

を具備したことを特徴とするアドレスデコード 回路。

(2) 前記第1論理プロック内にはPチャネル のMISFETが複数個設けられ、前記第2論理 ブロック内にはNチャネルのMISFETが複数 個設けられている請求項1記載のアドレスデコー ド回路。

- (3) 前記第1論理プロック内では1つの出力 に対して複数個の P チャネルの M I S F. E T が 並列接続されており、前記第2論理プロック内 では1つの出力に対して複数個のNチャネルの MISFETが直列接続されている請求項2記載 のアドレスデコード回路。
- 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明はアドレス信号をデコードする NAND回路方式のアドレスデコード回路に係り、 特にPチャネル及びNチャネルのMISFETを 用いて構成されたCMOS構成のアドレスデコー ド回路に関する。

(従来の技術)

一般に、半導体メモリ装置で使用されるアドレ スデコード回路は、Pチャネルでエンハンスメン ト型の複数個のMISFETからなるPチャネル

側輪理プロックと、 N チャネルでエンハンスメント型の複数個の M I S F E T からなる N チャネル 側輪理プロックとで構成されている。

第6図は従来のアドレスデコード回路のブロッ ク 図 で あ り 、 P チャ ネ ル 側 論 理 ブ ロ ッ ク 51に は 正極性の電源電圧Vppが、Nチャネル側論理ブ ロック 52には 0 Vの 基準 電圧 Vssが それぞれ供 給されている。そして、Pチャネル側論理プロ ック 51及 び N チャネル 側 論 理 ブロック 52内 の 各 MISFETOゲートに供給するためのアドレス 信号A0~Anが複数の入力配線 58を介して供給 ・ される。また、上記両論理プロック51、52の対応 する出力は、両論理プロック間に存在する配線ス ペース内で複数の各出力配線 54に接続される。こ のアドレスデコード回路はいわゆるNAND回路 方式と呼ばれるものであり、Pチャネル側論理ブ ロック 51内には並列接続された何組かの P チャ ネルMISFETが、Nチャネル倒論理ブロッ ク 5 2内には直列接統された何組かの N チャネル MISFETがそれぞれ段けられており、さらに

ъ.

第8図は上記従来のアドレスデコード回路を実 原に集積化した場合の、上記第7図の部分デコ ード回路に対応した部分の素子構造を示すパタ - ン平面図である。図において、61は電線電圧 V ppを伝達するアルミニウムで構成された電源 記線、 62は基準電圧 V s s を伝達するアルミニウ ムで構成された電源配線、88、84、65はそれぞ れ前記PチャネルMISFET QP1. QP2の ソース、ドレイン領域となるP型拡散領域、66、 87、68はそれぞれ前記NチャネルMISFET· QN1, QN2のソース、ドレイン領域及び前記出力 記線の一部となるN型拡散領域、69, 10はそれぞ れ上記各MISFETのゲート電極となるポリ シリコン配線、71、72はそれぞれ上記ポリシリ コン配線 69, 70に入力信号 I N 1 、 I N 2 を与 えるアルミニウムからなる信号配線、18はPチ + ネルMISFET QP1, QP2の共通ドレイ ン領域となる上記 P 型拡散領域 84と N チャネル MISFET QNIのドレイン領域となる上記N

並列接続された1組のPチャネルMISFETと 直列接続された1組のNチャネルMISFETと で1個の部分デコード回路が構成されている。従って、このアドレスデコード回路は部分デコード 回路の集合で構成されている。

第7図は上記従来のアドレスデコード回路の1つの部分デコード回路の構成を示すものである。前記 P チャネル側論理ブロック 51内に設けられた2個の P チャネルMISFET Q P1、Q P2は、電源電圧 V ppの印加点と出力ノードとの間に並発でしょう52内に設けられた2個の N チャネル側 M I S F E T Q N1、Q N2は、基準電圧 V s aの印加点と上記出力ノードとの間に直列接続されている。モして、P チャネルMISFET Q P1 と N チャネルMISFET Q P1 と N チャネルMISFET Q P1 と N チャネルMISFET Q P1 と T ドレス 信号 I N 1 が 入力 され、 P チャネルMISFET Q N2の各ゲートにはアドレス 信号 I N 2 が 入力 され、出力ノードからは出力 信号 O U T が 出力

型拡散領域 B B をを接続するアルミニウムで構成されたジャンパー配線である。

(発明が解決しようとする課題).

ところで、上記従来のアドレスデコード回路で は、第8図のパターン平面図に示すような部分デ コード回路がチップ上に多数形成されており、こ れら各部分デコード回路に対してアドレス信号を 供給するための信号配線を論理プロックの外部に 設ける必要があり、そのために広い配線領域が必 要になる。また、多数の部分デコード回路の集合 でアドレスデコード回路が構成されているため、 メモリ容量が増大するにつれて、部分デコード回 路のシイアウトが複雑になり、チップ上に占める 而藉が増加するという問題がある。さらに、各部 分デコード回路で出力信号を取り出すために論理 ブロック内でジャンパー配線を使用する必要があ り、その結果、各部分デコード回路が占める面積 が広くなり、特にメモリ容量が増大し、アドレス 借号のピット数が多くなると顕著となる。

この発明は上記のような事情を考慮してなされ

たものであり、その目的は、チップ上に占める面 後の縮小化を図ることができるアドレスデコード 回路を提供することにある。

[発明の構成]

(課題を解決するための手段)

この発明のアドレスデコード回路は、

第1チャネル型のMISFETが複数個設けられた第1論理プロックと、

第2チャネル型のMISFETが複数個設けられた第2論理ブロックと、

上記第1及び第2論理プロック内を機断するように配置され、上記第1及び第2論理プロック内の第1チャネル型及び第2チャネル型のM1SFETの各ゲートに供給すべきアドレス信号を伝達する複数の入力配線と、

上記第1及び第2の論理プロックの出力とおし を接続する出力配線と

を具備したことを特徴とする。

(作用)

アドレス信号を伝達する複数の入力配線を第1

されている。

また、上記 P チャネル倒論理ブロック 11及び N チャネル側論理ブロック 12内を遮耗して機断する ように複数のアドレス入力配練 13、13、…が設け られている。そして、上記両論理ブロック 11、12 の対応する出力は、両論理ブロックの外部で複数 の各出力配線 14、14、…に接続される。

第2図は上記実施例のアドレスデコード回路の 1つの部分デコード回路の構成を示すものである。 前記Pチャネル側論理プロック11内には2個のP チャネルでエンハンスメント型のMISFET QP1、QP2が設けられており、両MISFETは 電源電圧Vppの印加点と出力配線14との間に並列 接続されている。前記Nチャネル側論理ブロック 12内には2個のNチャネルでエンハンスメント型 のMISFET QN1、QN2が設けられており、 両MISFET QN1、QN2が設けられており、 両MISFET QN1、QN2が設けられており、 両MISFET QP1とNチャネルMISFET QN1の各ゲートにはアドレス信号IN1か与え 及び第2論理ブロック内を横断するように配置することにより、これら入力配線を形成するために必要な領域分だけチップ上に占める面積を縮小することができる。

(実施例)

以下、図面を参照してこの発明を実施例により説明する。

られる入力配線 13-1 が接続され、 P チャネル M I S F E T Q P2と N チャネルM I S F E T Q N2の各ゲートにはアドレス信号 I N 2 が与えられる入力配線 13-2 が接続されている。

ここで、上記両入力配線13-1・13-2は前記 Pチャネル側論理ブロック11及び Nチャネル側論 理ブロック12内を横断するように設けられている ため、従来のように多数の各部分デコード回路に 対してアドレス信号を供給するための広いアドレ ス入力配線領域は不要である。

Q P13 Q P14 , Q P15 , Q P16 Q P17 . QP18、QP19、QP20、QP21、QP22が設け られている。上記MISFET QP11, QP12, Q P13 の共通ソースは電源電圧 V ppの印加点に 接続され、共通ドレインは出力信号Q1を得る 出力配線 14 a に接続されている。同様に、上記 MISFET QP14, QP15, QP16 の共通ソ ースは電源電圧Vppの印加点に接続され、こ れらの共通ドレインは出力信号Q2を得る出 力配線 14 b に接続されている。同様に、上記 MISFET QP17, QP18, QP19 の共通ソ - スは電源電圧 V ppの印加点に接続され、こ れらの共通ドレインは出力信号Q3を得る出 力配線14cに接続されている。同様に、上記 MISFET QP20, QP21, QP22 の共通ソ - スは電源電圧 V ppの印加点に接続され、これら の共通ドレインは出力信号Q3を得る出力配線 14 d に接続されている。

上記 P チャネル側論理プロック 11-1 に隣接して上記一方の N チャネル側論理プロック 12-1 が

设けら、この論理プロック12-1 内にはそれぞれソース、ドレイン間が直列に接続されたNチャネルでエンハンスメント型の各3個のMISFET QN11, QN12, QN18、QN14, QN15, QN16、QN17, QN18, QN19、QN20, QN21, QN22 が設けられている。そして、上記MISFET QN18、QN16、QN19、QN22の各ドレインは、上記出力配線14a、14b、14c、14dにそれぞれ接続されている。

さらに上記 N チャネル 側 論理 ブロック 12 - 1 に 隣接して他方の N チャネル 側 論理 ブロック 12 - 2 が 設けられており、この 論理 ブロック 12 - 2 内にはそれぞれソース、ドレイン間が直列に接続された N チャネルでエンハンスメント型の各 3 個の M I S F E T Q N31 、Q N32 、Q N38 、Q N34 、Q N35 、Q N36 、Q N39 、Q N40 、Q N41 、Q N42 が 設けられている。 そして、上記 M I S F E T Q N33 、Q N38 、Q N39 、Q N42 の各ドレインは、 出力 信号 Q 5 、Q 6、Q 7、Q 8 を 得る 出力 配線 14 e 、 14 f 、 14 g 、

14h にそれぞれ接続されている。

このNチャネル側論理プロック12-2に隣接し て他方のPチャネル側論理プロック11-2が設 けられており、この論理プロック11-2内には それぞれソース、ドレイン間が並列に接続され たPチャネルでエンハンスメント型の各3個の MISFET QP31, QP32, QP33, QP34, Q P35 . Q P36 . Q P37 . Q P38 . Q P39 . . QP40 , QP41 , QP42 が設けられている。上記 MISFET QP31, QP32, QP33 の共通ソ - スは電源電圧 V ppの印加点に接続され、これら の共通ドレインは上記出力配線14eに接続され ている。同様に、上記MISFET QP84, Q P85 , Q P86 の共通ソースは電源電圧 V ppの 印加点に接続され、これらの共通ドレインは上 記出力配線14点に接続されている。同様に、上 記MISFET QP37, QP38, QP39の共 通ソースは電源電圧 V DDの印加点に接続され、こ れらの共通ドレインは上記出力配線14gに接続さ れている。同様に、上記MISFET・QP40.

Q P41 . Q P42 の共通ソースは電源電圧 V npの印加点に接続され、これらの共通ドレインは上記出力配線 14 h に接続されている。

また、上記論理プロック11-1、12-1、 12-2、11-2内を連続して横断するように6本 の入力配線13a~13fが設けられている。そして、 入力配線13a上を伝達されるアドレス信号AOは、 Pf+xnMISFET QP20, QP14, Nf + 木ルMISFET QN14, QN20, QN31, QNS7 , PF+ ANMISFET QP84. QP40 の各ゲートに供給される。入力配線13b上 を伝達されるA0の反転アドレス信号は、Pチャ ネルMISFET QP19, QP11、Nチャネル MISFET QN11, QN17, QN84, QN40. PチャネルMISFET QP81, QP87 の各ゲ ートに供給される。入力配線13c上を伝達される アドレス信号A1は、PチャネルMISFET QP21, QP18, Nf++ルMISFET QN18 , QN21 , QN82 , QN35  $\mathbf{Q}$   $\mathbf{P} + \mathbf{A} \mathbf{\nu}$ MISFET QP88, Q·P41 の各ゲートに供給

される。入力配線18d上を伝達されるA1の反 転アドレス信号は、PチャネルMISFET QP15, QP12, N++ ANMISFET Q N12 , Q N15 , Q N88 , Q N41 、 P チャネル Q P82 、 Q P85 の各ゲートに MISFET 供給される。入力配線18e上を伝達されるア ドレス信号A2は、NチャネルMISFET Q N S 3 , Q N S 6 , Q N S 9 , Q N 4 2 、 P チ + ネル MISFET QP33, QP36, QP39, QP42 の各ゲートに供給される。また、入力配線18 f 上 を伝達されるA2の反転アドレス信号は、Pチャ \* MISFET QP22, QP19, QP16. Q P18 、 N チャネルM I S F E T Q N13 . Q N16 , Q N19 , Q N22 の各ゲートに供給される。 このような構成の回路において、例えばアドレ ス信号A0、A1、A2が全て"1"レベルで、 かつこれらの反転アドレス信号が全て"О"レベ ルのときは、Nチャネル側論理プロック12-2内 の直列接続された3個のMISFET QN31, Q N 8 2 , Q N 8 8 が全て導通し、出力信号 Q 8 は

で0°レベルになる。このとき、Pチャネル側論理プロック11-1、11-2内では、上記出力信号Q8を得る出力配線14h以外の各出力配線と電板電圧Vppとの間に接続されているいずれか1個のPチャネルのMISFETが導通するため、残りの出力信号Q1~Q7は全て「1°レベルになる。このようにして、上記第3図のアドレスデコード回路はNAND回路方式のアドレスデコード回路はNAND回路方式のアドレスデコード回路はして動作する。

第4図は上記第3図のアドレスデコード回路を実際に集積化した場合に、第3図中の一点鎖線で囲まれた領域、すなわち、前記Pチャネル側論理ブロック11-2とNチャネル側論理ブロック12-2の部分の素子構造を示すパターン平面図である。

前記6本の入力配線13 a ~13 f はそれぞれアルミニウムで構成されており、これら入力配線13 a ~13 f と並行するようにそれぞれアルミニウムで構成され、前記電源電圧 V DD、基準電圧 V s s を伝達する 2 本の電源配線15、18が配置されている。

また、図中17a~17e はそれぞれ前記Pチャネル MISFETのソース、ドレイン領域となるP型 拡散領域であり、P型拡散領域17aはコンクタト 部18を介して上記電源配線15と接続されている。 さらに入力配線13aには各コンクタト部19a、 19bを介してポリシリコンからなる各ゲート電 極20g、20bが接続されている。上記一方のゲ ート電極 20 a は上記 P 型拡 散 領 域 17 a と 17 b と の間に延長されており、この間に前記Pチャネ ルMISFET QP40 が形成されている。同 様に、上記他方のゲート電極 20b は上記 P 型拡散 領域17aと17dとの間に延長されており、この間 に前記PチャネルMISFET QP84 が形成さ れている。以下、同様に、入力配線18bには各コ ンクタト部19c、19dを介してポリシリコンから なる各ゲート電極20c、20dが、入力配線18cに は各コンクタト部19e、19f.を介してポリシリコ ンからなる各ゲート電極20e、20fが、入力配線 13dには各コンクタト部19g、19h を介してポリ シリコンからなる各ゲート電極 20g、20hが、入 カ配線13 e には各コンクタト部19 i 、19 j を介してポリシリコンからなる各ゲート電極20 i 、20 j が、入力配線13 f には各コンクタト部19 k 、19 l を介してポリシリコンからなる各ゲート電極20 k 、20 l がそれぞれ接続され、各ゲート電極は前記第3 図に示すような回路接続状態に基づいて、対応する一対のP型拡散領域相互間に延長されている。

図中21a~21nはそれぞれ前記Nチャネル
MISFETのソース、ドレイン領域となっクタ
拡散領域であり、N型拡散領域21aはコンクタト
部22を介して上記電源配線16に接続されていいる。
と3bを介してポリシリコンからなる各ゲート電極24aは上記N型拡散領域21aと21eと
の間に延長されており、が形成されている。
は4a、24aは上記N型拡散間に前記のサートのとネル
MISFET QN37が形成されている。
は21aと211との間に延長されており、が形成
域21aと211との間に延長されており、が形成
が形ののサートをは24なれており、が形成
が形のが

ている。以下、同様に、入力配線18 b には各コンクタト部28 c 、28 d を介してポリシリコンからなる各ゲート電極24 c 、24 d が、入力配線18 c にはコンクタト部28 e を介してポリシリコンからなるゲート電極24 e が、入力配線13 d にはコンクタト部28 f を介してポリシリコンからなるゲート電極24 f が、入力配線18 f には各コンクタト部28 g 、24 f が、入力配線18 f には各コンクタト部28 g 、24 f がそれぞれ接続され、各ゲート電極は1 記第3 図に示すような回路接続状態に基づいて、対応する一対のN型拡散領域相互間もしくは二対のN型拡散領域相互間に延長されている。

一方、前記出力配線14a~14eはアルミニウムによる配線もしくはアルミニウムによる配線とポシリコンによる配線とを併用することにより構成されており、例えば出力配線14hはアルミニウムによる配線のみで構成されており、この配線14hはコンクタト部25a、25bを介して上記P型拡散領域17bとN型拡散領域21nとに接続されている。前記出力配線14gはそれぞれアルミニウムによっ

第5 図は従来とこの発明のアドレスデコード回路におけるチップ上に占める面積を比較した特性 図である。従来とこの発明のアドレスデコード回路の面積を比べると、この発明のものでは従来の 約半分にすることができる。そして、この関係は

て構成されたアルミニウム配線 26 a , 28 b 及び両 アルミニウム記線を接続するポリシンコンによっ て構成されたポリシンコン配線27aとから構成さ れ、アルミニウム配線26mはコンクタト部25c、 25 d を介して上記 P 型拡散領域 17 c と N 型拡散領 域 21 k とに接続されている。前記出力配線 14 f は それぞれアルミニウムによって構成されたアルミ ニウム配線 2.8 c 、 2.8 d 及び両アルミニウム配線を · 接続するポリシンコンによって構成されたポリシ ンコン配線27bとから構成され、アルミニウム配 線 28 c はコンクタト郎 25 e 、 25 f を介して上記 P 型拡散領域17 dとN型拡散領域21 hとに接続され ている。前記出力配線14e はそれぞれアルミニウ ムによって構成されたアルミニウム配線28c、 26f及び両アルミニウム配線を接続するポリシン コンによって構成されたポリシンコン配線27cと から構成され、アルミニウム配線 28 e はコンクタ ト部 25g、 25h を介して上記 P 型拡散領域 17e と N型拡散領域21dとに接続されている。

上記のように、アドレス信号を伝達する入力配

アドレス信号のビット数が増加しても維持されて いる。

なお、この発明は上記した実施例に限定されるものではなく、種々の変形が可能であることはいうまでもない。例えば、第3図回路ではアドレス信号が3ピットの場合を説明したが、この発明はは3ピット以下あるいは以上のものにも当然実施が可能であるこはいうまでもない。


#### 「発明の効果」


以上、説明したようにこの発明によれば、チップ上に占める面積の縮小化を図ることができるアドレスデコード回路を提供することができる。


4. 図面の簡単な説明

第1図はこの発明に係るアドレスデコード回路のプロック図、第2図は上記実施例のアドレスデコード回路の1つの部分デコード回路の構成を示す回路図、第3図は上記実施例のアドレスデコード回路においてアドレス信号が3ピットの場合の 全体の構成を示す回路図、第4図は上記第3図のアドレスデコード回路を集積化した場合の第3図 回路中の一部回路の素子構造を示すパターン平面 図、第5図は従来とこの発明のアドレスデコード 回路におけるチップ上に占める面積を比較して示す特性図、第6図は従来のアドレスデコード回路 のプロック図、第7図は上記従来のアドレスデコード回路 の1つの部分デコード回路の構成を示す 回路図、第8図は上記第7図の部分デコード回路 に対応した部分の素子構造を示すパターン平面図 である。


11, 11-1 . 11-2 … P チャネル 例 論 理プロック、12, 12-1 , 12-2 … N チャネル 例 論 理プロック、13, 13a~13f … アドレス入力配線、14, 14a~14h … 出力配線、15, 16…電源配線、17a~17e … P 型拡散領域、18, 19a~191 , 22, 23a~28h … コンクタト部、20a~201 , 24a~24h … ゲート電極、21a~21n … N 型拡散領域、Q P1, Q P2, Q P11 ~ Q P22 , Q P31 ~ Q P42 … P チャネルの M 1 S F E T、Q N1, Q N2, Q N11 ~ Q N22 , Q N31 ~ Q N42 … N チャネルの M 1 S F E T。








第 3 図





第5四

